삼성전자가 7나노 EUV(극자외선) 시스템반도체 공정에 3차원 적층 패키지 기술
을 적용한다. 업계 최초의 시도다. 삼성전자가 제조 기술 면에서 파운드리(반도
체 수탁생산) 시장 1위인 대만 TSMC에 밀리지 않는다는 것을 증명했다는 평가가
나온다.

삼성전자는 13일 3차원 적층 패키지 기술인 ‘엑스큐브(X-Cube)’를
활용해 만든 테스트칩 생산에 성공했다고 발표했다. EUV 전공정뿐 아니라 후공
정에서도 첨단 기술 경쟁력을 확보하게 됐다는 것이 회사 측 설명이다.

엑스큐브는 전공정을 반도체 칩을 위로 쌓아 올리는 기술이다. 일반적인 시스템
반도체는 CPU(중앙처리장치), GPU(그래픽처리장치) 등 핵심 기능을 하는 &lsqu
o;로직’ 부분과 캐시메모리(자주하는 작업이나 동작을 저장해두는 임시
기억공간)의 기능을 담당하는 ‘SRAM’으로 나뉜다. 이 두 부분을 평
면으로 나란히 배치하는 것이 지금까지의 설계 방식이었다. 삼성전자는 로직과
SRAM 부분을 위로 쌓는 방식을 활용했다. 전체 칩 면적이 줄어드는 만큼, 완제
품 설계가 한층 더 자유로워진다.


크기만 줄어드는 것이 아니다. 실리콘관통전극(TSV) 기술을 활용 것도 엑스큐브
에서 눈여겨볼 대목이다. TSV는 칩에 미세한 구멍을 뚫어 상단 칩과 하단 칩을
전극으로 연결하는 패키징 기술이다. 와이어로 칩을 연결하는 종전 기술에 비
해 데이터 전송 속도가 빨라지고 전기도 적게 소모한다.

강문수 삼성전자 파운드리사업부 마켓전략팀 전무는 “엑스큐브는 10년 내
로 시스템 반도체 분야에서도 1위에 오르겠다는 내용을 담은 ‘반도체 비
전 2030’을 현실로 만드는 데 큰 기여를 할 기술”이라며 “슈
퍼컴퓨터, 인공지능(AI), 5세대(5G) 이동통신 관련 기기를 만들 때 유용하게 활
용할 수 있을 것”이라고 설명했다.

엑스큐브는 삼성전자의 파운드리 고객사를 겨냥해 내놓은 기술이다. 고객사들이
엑스큐브 설계방법론과 설계도구 등을 활용해 EUV 기술 기반 칩 개발에 바로
들어갈 수 있게 했다. 이미 업계에서 검증이 끝난 삼성전자의 양산 인프라를 이
용할 수 있기 때문에 칩 개발 기간을 줄일 수 있다는 것이 회사 측 설명이다.

업계에서도 삼성전자 엑스큐브 기술의 가치를 높게 평가하고 있다. 파운드리 업
계 1위인 TSMC와 경쟁할 수 있는 무기를 얻었다는 것이 전문가들의 중론이다.
미세공정 기술 전쟁에서 TSMC는 삼성전자에 한 발 앞서있다. 이미 올해 상반기
부터 5㎚(나노미터, 1㎚=10억분의 1m) 공정을 활용해 양산품을 찍어내고 있다.
삼성전자도 5㎚ 공정 기술을 확보했지만 아직 양산을 시작하지는 못한 상황이
다. 삼성전자는 빠르면 연말부터 5㎚ 공정을 활용해 양산품을 제작한다. 업계
관계자는 “7나노 공정에 엑스큐브 기술을 적용하면 5㎚ 공정에 못지않은
품질의 제품을 만들 수 있다”며 “TSMC와의 기술력 격차가 거의 사
라졌다고 볼 수 있다”고 설명했다.

시장조사업체 트렌드포스에 따르면 올해 1분기 기준 TSMC의 시장점유율은 54.1
%다. 삼성전자는 업계 2위지만 점유율이 15.9%에 불과하다. 삼성전자와 경쟁 관
계인 인텔, 퀄컴 등이 기술 유출을 우려해 TSMC에만 칩 생산을 맡기고 있다보니
점유율 차이가 줄지 않고 있다. 기술력도 점유율 차이를 설명하는 요인 중 하
나다. 굳이 대안을 찾지 않을 만큼 TSMC의 기술 높다는 설명이다.

한편 삼성전자는 오는 16일부터 18일까지 온라인으로 진행되는 고성능 반도체
연례 학술 행사인 ‘핫 칩스 2020’'에서 엑스큐브의 기술 성과
를 공개할 계획이다. 송형석 기자 click@hankyung.com


ⓒ 한국경제 & hankyung.
com, 무단전재 및 재배포 금지